针对减弱大功率LED静电危害，外企发布最新研究成果

Samsung、Eudyna Devices和EpiValley三大公司，近日发布了关于减弱大功率LED静电危害的方法的最新研究成果。

                                          静电放电（ESD）
静电放电（ESD）伤害通常是指脉冲时间。少于100纳秒的高能量静电脉冲，高能静电脉冲释放出的能量能够在半导体材料上融化出孔洞（如图），生成小裂纹，延伸到LED材料的表面。据美国国家标准学会（ANSI）对半导体产业的调查显示，静电放电伤害导致的平均产品损失在8%～33%。

来自首尔国民大学（Kookmin University）和庆熙大学（Kyung Hee University）的研究人员，携手EpiValley公司LED制造商共同研究，以提高氮化铟镓（InGaN ）LED电容（capacitance）。为了增加电容，韩国研究人员改变了在生长量子阱前的10nm厚的n型GaN薄膜的硅掺杂浓度，浓度从3×1018 cm-3变到2×1019 cm-3。当量子阱生长之后，如果将200nm厚的p型GaN薄膜中的镁掺杂浓度调整为4×1019 cm-3，效果会更好。

                                           电气过载（EOS）
毫秒级的静电所具有的能量可以造成金接触或氮化物层的融化这样大规模的破坏（如图所示）。在大多数情况下，这个现象可以通过在LED附近的焊垫（bond pad）被观测到。事实上，ESD与EOS之间的差异很难区分。

尽可能的减小二极管耗尽区的宽度能够获得更高的电容，与镁掺杂相比，在反向偏压（reverse bias）下，提高硅掺杂浓度可以降低LED的n型区中载流子耗尽区的宽度。在人体模式ESD测试中，具有低的硅掺杂浓度的LED在500V的反向偏压下，合格率只有27%。相对应的是，在具有高的硅掺杂浓度的LED在7000V的反向偏压下，合格率达到了94%。

4月16日，日本化合物半导体制造商Eudyna Devices公司在美国申请了一项应用专利，在通过衬底GaN LED外延层的地方，简单地增加了一个额外加热处理工艺，就提高了LED的ESD耐受能力。他们把量子阱有源区（MQW active region）加热到975℃，以改善其晶体质量。在随后的p型GaN层外延生长时，温度降低超过150℃，以确保掺杂的镁不会扩散到有源区。

Eudyna公司的研发团队声称，在高电压下能够扩展的晶体缺陷和污染了多量子阱区域的镁掺杂都会降低LED的ESD耐受能力。实际上，没有镁污染多量子阱和没有加热处理多量子阱的LED的耐ESD电压分别是500V和571V，而使用了上述专利中所描述的方法，LED的ESD耐受电压则可以提高到 3857V。

4月16日，韩国三星在美国申请了两项应用专利，公布其开发出新的方法来改善ESD性能，即在结构层中使用过渡金属元素钇或钪，可以增加器件多量子阱下面的电子发射层的生长温度。

                                        三星采用GaYN和GaScN层
使用GaYN/AlGaN或GaScN/AlGaN来代替InGaN，可使位于多量子阱下面的电子发射层的生长温度提升至1000℃或以上，这样晶体质量就会更好，使得LED可以具备更好地抵抗ESD的能力。GaYN/AlGaN或GaScN/AlGaN层具有更好的电流扩散效果，而且还有助于提高LED的抗ESD能力。

一般情况下，人们是采用氮化铟镓（InGaN）来制作电子发射层，但是铟（In）的沉积温度会超过1000℃，而采用GaYN/AlGaN或GaScN/AlGaN层来代替InGaN，In的生长温度则有可能会降到1000℃或以下。在提高了晶体质量的同时，电子发射层的带隙有助于提供好的电流扩散能力，可以降低LED的驱动电压和进一步提高LED的抗ESD电压能力。

欧司朗光电半导体LED应用工程经理Joachim Reill指出，以上方法有助于提高LED芯片的产量和可靠性，还可以简化LED封装工艺。目前，为了降低ESD对LED的危害，通常在LED封装时安装一个ESD二极管，如果以后芯片具有很强的抗ESD能力时，则无需使用这个ESD二极管了。